EP2S30F672I5N Configurazione avanzata (EPC) Dispositivi Circuiti integrati IC
Categoria:
Circuiti integrati ics
Prezzo:
Email us for details
Metodo di pagamento:
Paypal, TT, Western Union
Specificità
Codice di data:
Codice più recente
Spedizione:
DHL/UPS/FEDEX
Condizione:
Nuovo*Originale
Garanzia:
365 giorni
Senza piombo:
Conformità Rohs
Tempo di consegna:
Spedizione immediata
Pacco:
FBGA672
Stile di montaggio:
SMD/SMT
Introduzione
EP2S30F672I5N Configurazione avanzata (EPC) Dispositivi Circuiti integrati IC
| Altera | |
| Categoria di prodotto: | Dispositivi di configurazione migliorati |
| RoHS: | Dettagli |
| SMD/SMT | |
| FBGA672 | |
| Marca: | Texas Instruments |
| Prodotto: | Dispositivi di configurazione migliorati |
| Tipo di prodotto: | Dispositivi di configurazione migliorati |
| Sottocategoria: | PMIC - circuiti integrati di gestione dell'energia |
| Tipo: | Dispositivi di configurazione migliorati |
| Peso unitario: | 0.001270 once |
Caratteristiche I dispositivi EPC offrono le seguenti caratteristiche:
■ Soluzione di configurazione a singolo chip per Altera ACEX 1K, APEX 20K (compresi APEX 20K, APEX 20KC,
e APEX 20KE), APEX II, Arria?? GX, Cyclone??,Cyclone II, FLEX?? 10K (compresi FLEX 10KE e FLEX 10KA),
Mercurio, Stratix II e Stratix II GX
■ Contiene memorie flash da 4, 8 e 16 MB per la memorizzazione dei dati di configurazione
■ la funzione di decompressione on-chip raddoppia quasi la densità di configurazione effettiva
matrice di controllo combinata in un singolo pacchetto di chip impilati
■ L'interfaccia flash esterna supporta la programmazione parallela del flash e l'accesso del processore esterno ai dispositivi non utilizzati
parti della memoria
■ capacità di blocco di memoria flash o di protezione del settore mediante l'interfaccia flash esterna
■ Supporto per dispositivi EPC4 ed EPC16
■ supporto in modalità pagina per la riconfigurazione remota e locale con fino a otto configurazioni per l'intero sistema
■ Compatibile con la funzione di configurazione remota del sistema della serie Stratix ■ Supporta la modalità di configurazione a byte largo
FPP (fast passive parallel) con uscita di dati a 8 bit per ciclo DCLK
■ Supporta la vera configurazione concurrenziale a n bit (n = 1, 2, 4 e 8) di Altera FPGA
Tempo di riavvio di accensione (POR) di 2 ms o 100 ms selezionabile
■ L'orologio di configurazione supporta l'input programmabile e la sintesi di frequenza
■ supporto di fonti di orologeria a più configurazioni (oscillatore interno e pin di ingresso di orologeria esterno)
■ sorgente di orologio esterno con frequenze fino a 100 MHz ■ oscillatore interno impostato per impostazione predefinita a 10 MHz e si può
programmazione dell'oscillante interno per frequenze più elevate di 33, 50 e 66 MHz
■ La sintesi dell'orologio è supportata con un contatore di divisione programmabile dall'utente
■ Disponibile nella confezione quadrata in plastica a 100 pin (PQFP) e nella confezione UltraFineLine BGA (UFBGA) a 88 pin
■ migrazione verticale tra tutti i dispositivi supportati nel pacchetto PQFP a 100 pin
■ tensione di alimentazione di 3,3 V (core e I/O)
■ Hardware conforme alla specifica di programmabilità in-system (ISP) IEEE Std. 1532
utilizzando il linguaggio di programmazione e test standard Jam (STAPL)
■ Supporta la scansione dei confini JTAG
■ Il pin nINIT_CONF consente all'istruzione JTAG privata di avviare la configurazione FPGA
■ Resistenza di trazione interna sul pin nINIT_CONF sempre abilitata
■ Resistenze interne di pull-up deboli programmabili dall'utente su pin nCS e OE
■ Resistenze interne a trazione debole su indirizzi e linee di controllo delle interfacce flash esterne, bus hold su linee di dati
■ modalità standby con consumo energetico ridotto
Invii il RFQ
Stoccaggio:
MOQ:
1pcs
