CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 circuiti integrati SRAM a condotta
CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 SRAM in pipeline
| CIPRE | |
| Categoria di prodotto: | SRAM |
| RoHS: | Dettagli |
| 9 Mbit | |
| 256 k x 36 | |
| 3.5 ns | |
| 166 MHz | |
| Parallelamente | |
| 3.6 V | |
| 3.135 V | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| LQFP-100 | |
| Scaffale | |
| Marca: | CIPRE |
| Tipo di memoria: | DSP |
| Sensibile all'umidità: | - Sì, sì. |
| Tipo di prodotto: | SRAM |
| Serie: | CY7C1360S |
| Sottocategoria: | Memoria e archiviazione dei dati |
Descrizione funzionale
La SRAM CY7C1360C/CY7C1362C integra 262.144 x 36 e 524.288 x 18 celle SRAM con avanzate
circuiti periferici sincronizzati e un contatore a due bit per l'operazione di scoppio interno.
sono controllati da registri controllati da un ingresso di orologeria a bordo positivo (CLK).
includere tutti gli indirizzi, tutti gli ingressi di dati, indirizzo-pipelining Chip Enable (CE1), Deep-expansion Chip Enables
(CE2 e CE3), input di controllo di scoppio (ADSC, ADSP e ADV), Write Enables (BWX e BWE) e Global
Gli input asincroni includono l'Output Enable (OE) e il pin ZZ.
Gli indirizzi e i chip abilitati sono registrati al bordo ascendente dell'orologio quando l'uno o l'altro Processore Strobe di Indirizzo
(ADSP) di Address Strobe Controller (ADSC) sono attivi.
generato come controllato dall'Advance pin (ADV).
L'indirizzo, gli ingressi di dati e i controlli di scrittura sono registrati sul chip per avviare un ciclo di scrittura automatico.Questa parte
supporta le operazioni di scrittura di byte (vedi Pin Descriptions e Truth Table per ulteriori dettagli).
essere di uno o due o quattro byte di larghezza, come controllato dai controlli di Byte Write.
tutti gli byte da scrivere.
Il CY7C1360B/CY7C1362B funziona da un alimentatore a core di +3,3V mentre tutti i tagli possono funzionare
Tutti gli ingressi e le uscite sono compatibili con lo standard JEDEC JESD8-5.
Caratteristiche
• Supporta il funzionamento del bus fino a 250 MHz
• I gradi di velocità disponibili sono 250, 200 e 166 MHz
• Importi e uscite registrati per il funzionamento in condotta
• alimentazione del nucleo da 3,3 V
• 2.5V/3.3V di I/O
• Tempo rapido di orologeria alla produzione
¢ 2,8 ns (per dispositivi a 250 MHz)
¥ 3,0 ns (per dispositivi a 200 MHz)
¢ 3,5 ns (per dispositivi a 166 MHz)
• Fornire un tasso di accesso 3-1-1-1 ad alte prestazioni
• Contatore di scatti selezionabile dall'utente che supporta sequenze di scatti interlacciati o lineari Intel® Pentium®
• Stroboscopi di indirizzo del processore e del controller separati
• Scrittura sincrona in tempo automatico
• Abilitazione dell'uscita asincrona
• Deselezione del chip a ciclo singolo
• Disponibile nei pacchetti TQFP senza piombo da 100 pin, BGA da 119 e fBGA da 165 pin
• TQFP disponibile con 3-chip e 2-chip
• IEEE 1149.1 Scansione di confini compatibile con JTAG
Opzione di modalità di riposo
