Casa > prodotti > Circuiti integrati ics > GS88036CGT-200I SRAM 2.5 o 3.3V 256K x 36 9M circuiti integrati

GS88036CGT-200I SRAM 2.5 o 3.3V 256K x 36 9M circuiti integrati

Categoria:
Circuiti integrati ics
Prezzo:
Email us for details
Metodo di pagamento:
Paypal, TT, Western Union
Specificità
Codice di data:
Codice più recente
Spedizione:
DHL/UPS/FEDEX
Condizione:
Nuovo*Originale
Garanzia:
365 giorni
Senza piombo:
Conformità Rohs
Tempo di consegna:
Spedizione immediata
Pacco:
TQFP-100
Stile di montaggio:
SMD/SMT
Introduzione

GS88036CGT-200I SRAM 2.5 o 3.3V 256K x 36 9M circuiti integrati

GS88036CGT-200I SRAM 2.5 o 3.3V 256K x 36 9M circuiti integrati

Tecnologia GSI
Categoria di prodotto: SRAM
RoHS: Dettagli
9 Mbit
256 k x 36
6.5 ns
200 MHz
Parallelamente
3.6 V
2.3 V
160 mA, 190 mA
- 40 C.
+ 85 C
SMD/SMT
TQFP-100
Scaffale
Marca: Tecnologia GSI
Tipo di memoria: DSP
Sensibile all'umidità: - Sì, sì.
Tipo di prodotto: SRAM
Serie: GS88036CGT
72
Sottocategoria: Memoria e archiviazione dei dati
Nome commerciale: Sincronizzazione
Tipo: Linea di condotta/Flusso

 

Descrizione

La GS88036CT e' una 9,437,184-bit (8,388,608-bit per la versione x32) SRAM sincrona ad alte prestazioni
con un contatore di indirizzi di 2 bit.
supportando CPU ad alte prestazioni, il dispositivo trova ora applicazione in applicazioni SRAM sincrone,
Il supporto per i sistemi di distribuzione di dati, che va dal deposito principale del DSP al supporto per i set di chip di rete.
 
Caratteristiche
  • Pini FT per il flusso attraverso o per il funzionamento delle condotte configurabili dall'utente
  • Operazione di disselezione a ciclo singolo (SCD)
  • 2.5 V o 3.3 V +10%/~10% di alimentazione del nucleo
  • 2.5 V o 3.3 V di alimentazione I/O
  • Pin LBO per la modalità Lineare o Interleaved Burst
  • Le resistenze di ingresso interne sui pin di modalità consentono i pin di modalità galleggiante
  • Impostazione predefinita in modalità Interleaved Pipeline
  • Operazione Byte Write (BW) e/o Global Write (GW)
  • Ciclo interno di scrittura auto-timed
  • Disattivazione automatica per applicazioni portatili
  • pacchetto TQFP a 100 piombo secondo lo standard JEDEC
  • Disponibile il pacchetto TQFP a 100 piombo conforme alla RoHS
  • Pin FT per flusso o condotta configurabile dall'utenteoperazione
  • Operazione di disselezione a ciclo singolo (SCD)
  • 2.5 V o 3.3 V +10%/- 10% di alimentazione del nucleo
  • 2.5 V o 3.3 V di alimentazione I/O
  • Pin LBO per la modalità Lineare o Interleaved Burst
  • Le resistenze di ingresso interne sui pin di modalità consentono i pin di modalità galleggiante
  • Impostazione predefinita in modalità Interleaved Pipeline
  • Operazione Byte Write (BW) e/o Global Write (GW)
  • Ciclo interno di scrittura auto-timed
  • Disattivazione automatica per applicazioni portatili
  • pacchetto TQFP standard JEDEC da 100 lcad
  • Disponibile il pacchetto TQFP a 100 piombo conforme alla RoHS

Controlli
Indirizzi, I/O dati, abilitazioni del chip (E1, E2, E3), address burst
input di controllo (ADSP, ADSC, ADV) e input di scrittura di controllo
(Bx, BW, GW) sono sincroni e sono controllati da un
Input di clock attivato con bordo positivo (CK).
e il controllo di spegnimento (ZZ) sono ingressi asincroni.
I cicli possono essere avviati con input ADSP o ADSC.
Modalità di burst, vengono generati indirizzi di burst successivi
L'indirizzo di scoppio è il numero di indirizzi che vengono controllati da ADV.
il contatore può essere configurato per contare in modo lineare o

l'ordine di interlacciamento con l'input LBO (Linear Burst Order).
Non è necessario utilizzare la funzione di burst.
su ogni ciclo senza degrado delle prestazioni del chip.
Flusso attraverso/Pipeline Leggi
La funzione del registro di output dei dati può essere controllata da:
l'utente tramite il pin di modalità FT (Pin 14).
Pin basso posiziona la RAM in modalità Flow Through, causando
dati di uscita per aggirare il registro di uscita dei dati.
La memoria RAM viene posizionata in modalità Pipcline, attivando l'aumento di
edge-triggered Data Output Register.
Le letture in pipeline del SCD
Il GS88018/32/36CT è un SCD (Single Cycle Desclect)
SRAM sincrona a pipeline. DCD (Disselezione del doppio ciclo)
SCD SRAMs pipeline deselect
comando uno stadio in meno rispetto ai comandi di lettura.
iniziare a spegnere le loro uscite immediatamente dopo il declect
il comando è stato registrato nei registri di input.
Byte Write e Global Write
L'operazione di scrittura di byte viene eseguita utilizzando Byte Write enable
(BW) input combinato con uno o più byte singoli scrivere
Inoltre, Global Write (GW) è disponibile per
scrivere tutti gli byte in una sola volta, indipendentemente dal Byte Write
input di controllo.
Modalità di riposo
L'indice di potenza è basso (modalità di riposo) ottenuto con l'affermazione
(Alto) del segnale ZZ, o fermando l'orologio (CK).
I dati della memoria vengono conservati in modalità di riposo.
Voltaggi di base e di interfaccia
Il GS8801 8/32/36CT funziona con una potenza di 2,5 V o 3,3 V
Tutti gli ingressi sono compatibili a 3,3 V e 2,5 V.
i pin di potenza di uscita (Vppo) vengono utilizzati per decoppiare il rumore di uscita
da circuiti interni e sono compatibili a 3,3 V e 25 V.

 

 

 

 

 

GS88036CGT-200I SRAM 2.5 o 3.3V 256K x 36 9M circuiti integrati

GS88036CGT-200I SRAM 2.5 o 3.3V 256K x 36 9M circuiti integrati

 

GS88036CGT-200I SRAM 2.5 o 3.3V 256K x 36 9M circuiti integrati

 

Invii il RFQ
Stoccaggio:
MOQ:
1pcs