IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz Sync SRAM 3.3v Circuiti integrati IC
IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz Sincronizzazione SRAM 3.3v
| ISSI | |
| Categoria di prodotto: | SRAM |
| RoHS: | Dettagli |
| 9 Mbit | |
| 256 k x 36 | |
| 3.1 ns | |
| 200 MHz | |
| Parallelamente | |
| 3.465 V | |
| 3.135 V | |
| 275 mA | |
| - 40 C. | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| Tubo | |
| Marca: | ISSI |
| Tipo di memoria: | DSP |
| Sensibile all'umidità: | - Sì, sì. |
| Numero di porti: | 4 |
| Tipo di prodotto: | SRAM |
| Serie: | IS61LPS25636A |
| 72 | |
| Sottocategoria: | Memoria e archiviazione dei dati |
| Tipo: | Sincrono |
| Peso unitario: | 0.023175 once |
Descrizione
Il sistema ISSI IS61LPS/VPS25636A, IS61LPS25632A,
IS64L PS25636A e IS61LPS/VPS51218A sono altamente
RAMS statici sincroni a bassa potenza progettati
Per fornire una memoria di alte prestazioni e sgonfiabile per la
L'IS61LPS/
VPS25636A e IS64L PS25636A sono organizzati come
262L'IS61LPS25632A è
L'IS61LPS/
VPS51218A è organizzato in 524.288 parole da 18 bit.
Prodotto con l'avanzata tecnologia CMOS dell'ISST,
il dispositivo integra un contatore di esplosione a 2 bit, ad alta velocità
Core SRAM e uscite di capacità di azionamento elevato in singole
Tutti gli ingressi sincroni passano attraverso
Registri controllati da una singola spinta a bordo positivo
Input dell'orologio.
I cicli di scrittura sono automatizzati internamente e sono avviati da
il bordo ascendente dell'input dell'orologio.
da uno a quattro byte di larghezza come controllato dal controllo di scrittura
gli input.
I byte separati consentono di scrivere singoli byte.
L'operazione di scrittura byte viene eseguita utilizzando il byte
input di write enable (BWE) combinato con uno o più
In aggiunta, il sistema di registrazione globale (Global
Write (GW) è disponibile per scrivere tutti gli byte contemporaneamente,
indipendentemente dai controlli di scrittura degli byte.
Le esplosioni possono essere avviate con ADSP (Address Status)
Processore) o ADSC (Address Status Cache Controller)
Gli indirizzi di scatto successivi possono essere generati da un'altra
L'indirizzo di accesso è un indirizzo di accesso che viene controllato internamente dall'ADV (direzione di accesso).
(advance) pin di ingresso.
Il mod pin viene usato per selezionare la sequenza di scoppio o...
Der, si ottiene uno scoppio lineare quando questo perno è legato LOW.
Interleave scoppio è raggiunto quando questo perno è legato ALTO
o lasciati galleggiare.
Caratteristiche
●Ciclo di scrittura automatico interno
●Controllo di scrittura per byte individuale e scrittura globale
●Controllo orario, indirizzo registrato, dati e
controllo
●Controllo della sequenza di scoppio utilizzando l'input MODE
●Tre chip abilitano l'opzione per un semplice esercizio di profondità
Penzion e indirizzo pipelining
●Input e output di dati comuni
●Auto-disattivazione durante la disattivazione
●Scancellare la selezione del ciclo singolo
●Modo di sospensione in standby a potenza ridotta
●JTAG Scansione dei confini per il pacchetto BGA
●Alimentazione elettrica
LPS:VoD 3.3V 土5%, VoDa 3.3V/2.5V 土5%
VPS:VDD 2.5V土5%, VoDo 2.5V土5%
●JEDEC QFP da 100 pin, BGA da 119 sfere e 165-
confezioni BGA a sfera
●Non contiene piombo
