LV810FILFT Clock Drivers & Distribution BUFFER/CLOCK DRIVER Circuiti integrati IC
LV810FILFT
,LV810FILFT circuiti integrati IC
,Circuiti integrati a guidatore di orologio
LV810FILFT Clock Drivers & Distribution BUFFER/CLOCK DRIVER Circuiti integrati IC
| IDT | |
| Categoria di prodotto: | Clock Drivers e distribuzione |
| RoHS: | Dettagli |
| SSOP-20 | |
| LV810 | |
| Rilo | |
| Taglio del nastro | |
| MouseReel | |
| Marca: | IDT |
| Altezza: | 1.73 mm |
| Lungo: | 7.2 mm |
| Modello di montaggio: | SMD/SMT |
| Prodotto: | Guidatori di orologi |
| Tipo di prodotto: | Clock Drivers e distribuzione |
| Sottocategoria: | IC di orologio e timer |
| Larghezza: | 5.3 mm |
| Parte # Alias: | LV810 |
| Peso unitario: | 0.016000 once |
Descrizione
L'ICSLV810 è un basso deformazione 1.5 V a2.5 V, 1:10 fanout
Questo dispositivo è specificamente progettato per i dati
L'ampia gamma di
Una singola linea di ingresso riduce il carico sull'orologio di ingresso.
Le uscite a livello TTL riducono i livelli di rumore della parte.
le applicazioni sono la distribuzione di segnali e di orologi.
Caratteristiche
●Confezionato in QSOP/SSOP a 20 pin
● Split 1:10 fanout Buffer
●L'inclinazione massima tra le uscite dei diversi pacchetti
00,75 ns
● Ritardo di propagazione massimo di 3,8 ns
●Tensione di funzionamento da 1,5 V a 2,5 V sul banco A
●Tensione di funzionamento da 1,5 V a 2,5 V per le banche B e C
●Processo CMOS avanzato e a basso consumo
●Temperatura industriale da -40°C a +85°C
● 3,3 V di ingresso tollerante quando VDDA=2,5 V
●Imballaggio privo di Pb (piombo)
Descrizione
L'ICSLV810 è un basso deformazione 1.5 V a2.5 V, 1:10 fanout
Questo dispositivo è specificamente progettato per i dati
L'ampia gamma di
Una singola linea di ingresso riduce il carico sull'orologio di ingresso.
Le uscite a livello TTL riducono i livelli di rumore della parte.
le applicazioni sono la distribuzione di segnali e di orologi.
Caratteristiche
●Confezionato in QSOP/SSOP a 20 pin
● Split 1:10 fanout Buffer
●L'inclinazione massima tra le uscite dei diversi pacchetti
00,75 ns
● Ritardo di propagazione massimo di 3,8 ns
●Tensione di funzionamento da 1,5 V a 2,5 V sul banco A
●Tensione di funzionamento da 1,5 V a 2,5 V per le banche B e C
●Processo CMOS avanzato e a basso consumo
●Temperatura industriale da -40°C a +85°C
● 3,3 V di ingresso tollerante quando VDDA=2,5 V
●Imballaggio privo di Pb (piombo)
Componenti esterni
L'ICSLV810 richiede un numero minimo di
componenti per un corretto funzionamento.
Capacitori di disaggregazione
Devono essere collegati condensatori di decoppiamento di 0,01 μF
tra VDD e GND, il più vicino possibile a questi perni.
Per una prestazione ottimale del dispositivo, i condensatori di disaccoppiamento
devono essere montati sul lato componente del PCB.
Evitare l'uso di vias nel circuito di disaccoppiamento.
Resistenza di terminazione di serie
Quando la traccia del PCB tra le uscite dell'orologio e la
Per i carichi superiori a 1 pollice, deve essere utilizzata la terminazione di serie.
Le serie terminano una traccia 502 (una traccia comunemente usata)
impedenza) posizionare un resistore 33Q2 in serie con la linea dell'orologio,
il più vicino possibile al perno di uscita dell'orologio.
Impedenza dell'uscita del clock è 202
Raccomandazioni per la disposizione dei PCB
Per prestazioni ottimali del dispositivo e fase di uscita più bassa
per quanto riguarda il rumore, si devono osservare le seguenti linee guida.
1) I condensatori di decoppiamento da 0,01 μF devono essere montati su
il lato componente della scheda più vicino ai perni VDD
Non si devono utilizzare vie tra le
Disaggregazione dei condensatori e dei perni VDD.
Il pin deve essere mantenuto il più breve possibile, così come il PCB
Traccia al suolo via.
2) Per ridurre al minimo l'EMI della resistenza di terminazione della serie 332, se
Se necessario, deve essere posizionato vicino all'uscita dell'orologio.
