MAX3782UTK+TD ADI DUAL 1.25Gbps Circuiti integrati trasmettitori
MAX3782UTK+TD
,MAX3782UTK+TD IC trasmettitore/ricevitore
,Circuiti integrati per trasmettitori e ricevitori
MAX3782UTK+TD ADI DUAL 1.25Gbps Circuiti integrati trasmettitori
| Analog Devices Inc. | |
| Categoria di prodotto: | ADI |
| Marca: | Dispositivi analogici / Maxim integrati |
| Serie: | MAX3782 |
Descrizione
Il MAX3782 è un doppio ricevitore di data retiming e clock recovery da 1,25 Gbps.
Dati LVDS e orologeria su un'interfaccia seriale a 1,25 Gbps compatibile con 1000Base-SX/LX (IEEE 802.3z-2000)
L'interfaccia dei moduli SFP (small form-factor pluggable)
il trasmettitore e il ricevitore differenziali sono compatibili con il PECL utilizzando un'interfaccia CML accoppiata AC con chip
La via di trasmissione converte il LVDS
La sezione del trasmettitore contiene una sezione di segnalazione per la CML e riproduce i dati seriali su un orologio di riferimento a basso jitter.
Buffer LVDS, FIFO, moltiplicatore di clock e buffer di uscita CML.
un canale di dati seriali e un orologio a doppio tasso di dati (DDR) a 625 MHz compatibili con IEEE Std
1596-1996 specifiche DC. I dati LVDS seriali sono inseriti nel FIFO su entrambi i bordi del 625 MHz
I dati vengono calcolati dal FIFO utilizzando un orologio interno a 1,25 GHz derivato da
I dati seriali vengono quindi calcolati come CML differenziale. Il percorso di ricezione converte
la segnalazione CML al LVDS e i blocchi sul flusso di dati per recuperare l'orologio sincrono delle fonti (RCLK).
La sezione di ricezione contiene un buffer di ingresso CML, un circuito di recupero dell'orologio e dei buffer di uscita LVDS.
accetta un flusso di dati seriali CML. Il ciclo bloccato in fase di recupero dell'orologio (PLL) blocca il flusso di dati in entrata
Strame di dati seriali e genera un orologio DDR LVDS a 625 MHz.
di dati RDAT.
