MPC8536ECVJAULA Microprocessori - MPU Power QUICC 32 bit Power Arch SoC

• Core e500 ad alte prestazioni a 32 bit, scalabile fino a 1,5 GHz, che implementa la funzione Power

Architettura®tecnologia

- indirizzamento fisico a 36 bit

¢ APU a virgola galleggiante incorporata a doppia precisione utilizzando operandi a 64 bit

¢ APU a virgola galleggiante a vettorie e scalari di singola precisione incorporate utilizzando operandi a 32 o 64 bit

Unità di gestione della memoria (MMU)

• Cache L1/L2 integrato

L1 cache 32 kbits di dati e 32 kbits di istruzioni

¢ L2 cache ¢ 512-Kbyte (8-way set associative)

• Controller di memoria DDR2/DDR3 SDRAM con supporto ECC completo

¢ fino a 333 MHz di clock (667 MHz di velocità dei dati)

Supporta fino a 16 Gb di memoria principale

¢ Utilizzando l'ECC, rileva e corregge tutti gli errori a singolo bit e rileva tutti gli errori a due bit e tutti gli errori

In un morso.

¢ Invocare un livello di gestione della potenza del sistema affermando il segnale MCKE SDRAM in movimento per mettere

La memoria viene spostata in una modalità di riposo a bassa potenza

L'opzione di hardware e di software per supportare la memoria principale alimentata da batteria

• Motore di sicurezza integrato (SEC) ottimizzato per elaborare tutti gli algoritmi associati a IPsec, IKE,

SSL/TLS, iSCSI, SRTP, IEEE Std 802.16eTM e 3GPP.

¢ motore XOR per il controllo della parità nelle applicazioni di archiviazione RAID

• Interfacce periferiche seriali migliorate (eSPI)

• Due controller Ethernet a tre velocità avanzati (eTSEC) con supporto SGMII

Supporto a tre velocità (10/100/1000 Mbps)

¢ due IEEE Std 802.3®, IEEE 802.3u, IEEE 802.3x, IEEE 802.3z,

Controller compatibili con IEEE 802.3ac, IEEE 802.3ab e IEEE Std 1588TM

Supporto per varie interfacce fisiche Ethernet: GMII, TBI, RTBI, RGMII, MII, RGMII, RMII e SGMII

Supporto per l'accelerazione TCP/IP e le funzionalità QOS

¢ riconoscimento degli indirizzi MAC e supporto alle statistiche RMON

¢ Supporto per l'analisi ARP e la generazione di eventi di sveglio basati sui risultati dell'analisi in profondità

modalità di riposo

Supporto per l'accettazione e la memorizzazione di pacchetti in modalità sonno profondo

• Interfacce ad alta velocità (multiplex) che supportano:

3 interfacce PCI Express

Compatibile con PCI Express 1.0a

Un'interfaccia x8/x4/x2/x1 PCI Express

2 porte x4/x2/x1 o 1 porta x4/x2/x1 e 2 porte x2/x1

Due interfacce SGMII Due controller Serial ATA (SATA) supportano i tassi di dati SATA I e SATA I

• Controller PCI compatibile con PCI 2.2

• Tre controller dual-role a bus seriale universale (USB) sono conformi alla revisione 2 delle specifiche USB.0

• Bus locale avanzato (eLBC) a 133 MHz, 32 bit, con memorycontroller

• Controller di host digitale protetto (eSDHC) utilizzato per l'interfaccia delle schede SD/MMC

capacità di eSDHC

• Controller DMA integrato a quattro canali

• supporto dual I2C e dual universal asynchronous receiver/transmitter (DUART)

• Controller di interruzione programmabile (PIC)

• Gestione dell'energia, bassa potenza in standby

Supporta la modalità Doze, Nap, Sleep, Jog e Deep Sleep

¢ AMC sveglia: attività LAN, connessione USB o sveglia remota, GPIO, timer interno o esterno

evento di interruzione

• Monitoraggio delle prestazioni del sistema

• Scansione dei confini JTAG compatibile con IEEE Std 1149.1TM

• Pacchetto FC-PBGA da 783 pin, 29 mm × 29 mm