LPC2388FBD144K ARM7 LPC2300 Microcontrollore IC 16/32-Bit 72MHz 512KB (512K x 8) FLASH

LPC2388FBD144K ARM7 LPC2300 Microcontrollore IC 16/32-Bit 72MHz 512KB

(512K x 8) FLASH

Descrizione

Il microcontrollore LPC2388 è basato su una CPU ARM7TDMI-S a 16/32 bit con emulazione in tempo reale che consente

Combina il microcontrollore con 512 kB di memoria flash integrata ad alta velocità.

L'interfaccia e l'architettura unica dell'acceleratore consentono l'esecuzione di codice a 32 bit alla velocità massima di clock.

Per le prestazioni critiche nelle routine di servizio di interruzione e negli algoritmi DSP, questo aumenta le prestazioni fino a

Per le applicazioni di dimensioni di codice critiche, la modalità Thumb alternativa a 16 bit riduce

Il LPC2388 è ideale per il serial multi-purpose.

L'apparecchio è dotato di un controller di accesso multimediale (MAC) Ethernet 10/100, USB,

dispositivo/host/OTG con 4 kB di RAM del punto di fine, quattro UART, due canali CAN, un'interfaccia SPI, due

SerialPorts sincroni (SSP), tre interfacce I2C-bus, un'interfaccia I2S-bus e una memoria esterna

Questo mix di interfacce di comunicazione seriale combinate con anon-chip 4 MHz interno

oscillatore, SRAM di 64 kB, SRAM di 16 kB per Ethernet, SRAM di 16 kB per USB e uso generale,

In combinazione con la SRAM alimentata da batterie da 2 kB, questo dispositivo è molto adatto ai gateway di comunicazione.

vari timer a 32 bit, un ADC a 10 bit migliorato, un DAC a 10 bit, un'unità PWM, un CAN

Unità di controllo e fino a 104 linee GPIO veloci con fino a 50 bordi e fino a quattro livelli esterni sensibili

Gli interruttori rendono questi microcontrollori particolarmente adatti ai sistemi di controllo industriali e medici.

Caratteristiche

• Processore ARM7TDMI-S, con velocità fino a 72 MHz.
• Memoria flash di programma su chip fino a 512 kB con programmazione in sistema (ISP) e applicazioneCapacità di programmazione (IAP). La memoria flash del programma è sul bus ARMlocal per l'accesso alla CPU ad alte prestazioni.
• 64 kB di SRAM sul bus locale ARM per l'accesso alla CPU ad alte prestazioni.
• 16 kB di SRAM per l'interfaccia Ethernet. Può essere utilizzata anche come SRAM di uso generale.
• 16 kB di SRAM per uso DMA di uso generale, accessibile anche tramite USB.
• Sistema dual Advanced High-performance Bus (AHB) che prevede l'esecuzione simultanea di Ethernet DMA, USB DMA ed esecuzione di programmi da flash on-chip senza alcun conteggio tra queste funzioni.Un bus bridge consente all'Ethernet DMA di accedere agli altri sottosistemi AHB.
• EMC fornisce il supporto per dispositivi statici come flash e SRAM, nonché periferiche mappate fuori dalla memoria del chip.
• Controller avanzato di interruzione vettorizzata (VIC), che supporta fino a 32 interruzioni vettorizzate
• Controller DMA (GPDMA) a scopo generale su AHB utilizzabile con le interfacce seriali SSP, la porta bus I2S e la porta scheda Secure Digital/MultiMediaCard (SD/MMC),nonché per i trasferimenti da memoria a memoria.
• Interfacce seriali:
• Ethernet MAC con controller DMA associato.Queste funzioni risiedono su un AHB indipendente.
• Dispositivo/host/OTG USB 2.0 con PHY integrato e controller DMA associato.
• Quattro UART con generazione di frequenza baud frazionaria, uno con controllo modem I/O, uno con supporto IrDA, tutti con FIFO.
• Controller CAN con due canali.
• Controller SPI.
• Due controller SSP, con capacità FIFO e multi-protocollo.Uno è un alternativo per la porta SPI, condividendo l'interruzione e i pin. Questi possono essere utilizzati con il controller GPDMA.
• Tre interfacce I2C-bus (una con scarico aperto e due con pin di porta standard).
• Interfaccia I2S (Inter-IC Sound) per l'input o l'output audio digitale.
• Altre periferiche:interfaccia per schede di memoria SD/MMC.
• 104 Pini di I/O di uso generale con resistori di pull-up/down configurabili.
• ADC a 10 bit con multiplex di ingresso tra 8 pin.
• DAC a 10 bit.
• Quattro timer/contatori di uso generale con 8 ingressi di cattura e 10 uscite di confronto.
• Un blocco PWM/timer con supporto per il controllo del motore a tre fasi.
• Orologio in tempo reale (RTC) con pin di alimentazione separato, la fonte dell'orologio può essere l'oscillatore RTC o l'orologio APB.
• 2 kB di SRAM alimentata dal pin di alimentazione RTC, che consente di memorizzare i dati quando il resto del chip è spento.
• WatchDog Timer (WDT): il WDT può essere misurato dall'oscillatore RC interno, dall'oscillatore RTC o dall'orologio APB.
• Interfaccia standard di prova/debug ARM per la compatibilità con gli strumenti esistenti.
• Il modulo di emulazione di tracciamento supporta il tracciamento in tempo reale.
• Fornitore di alimentazione singolo da 3,3 V (3,0 V a 3,6 V).
• Tutti i pin della porta 0 e della porta 2 possono essere utilizzati come sorgenti di interruzione sensibili ai bordi.
• L'interruzione del processore dalla modalità "Power-down" mediante qualsiasi interruzione in grado di funzionare durante la modalità "Power-down" (comprese le interruzioni esterne, l'interruzione RTC, l'attività USB, l'interruzione di "wake-up" Ethernet).
• Due domini di potenza indipendenti consentono di regolare il consumo di potenza in base alle caratteristiche necessarie.
• Ogni periferica ha il proprio divisore di orologio per un ulteriore risparmio energetico.
• Rivelazione di blackout con soglie separate per l'interruzione e il reset forzato.
• Ripristino di accensione del chip.
• Oscillatore a cristallo su chip con una gamma di funzionamento da 1 MHz a 25 MHz