AD6652BBCZ ricevitore RF ADC a doppio canale con quadricanale RSP circuiti integrati IC

Descrizione

L'AD6652 è un ricevitore IF a banda base a segnale misto costituito da doppi ADC MSPS 65 a 12 bit e da un downconverter digitale multimodo a banda larga (DDC).L'AD6652 è progettato per supportare applicazioni di comunicazione in cui i costi sono bassi.L'AD6652 è inoltre adatto ad altre applicazioni nel campo dell'imaging, dell'ecografia medica, degli strumenti e delle attrezzature di prova.

Il nucleo ADC doppio dispone di un'architettura a pipeline differenziale a più stadi con una logica integrata di correzione degli errori di uscita.Entrambi gli ADC sono dotati di amplificatori di input analoghi con ampia larghezza di banda differenziale che supportano una varietà di gamme di input selezionabili dall'utente.Un sistema di riferimento integrato per la tensione facilita le considerazioni di progettazione.Consentendo ai convertitori di mantenere prestazioni eccellenti.

Le uscite di dati ADC sono collegate internamente direttamente alla matrice di input del convertitore digitale (DDC) del ricevitore, semplificando il layout e riducendo i parassiti di interconnessione.Per ogni canale ADC sono forniti overrangebits per avvisare l'utente del taglio ADCSono inoltre forniti bit di indicatore di livello per ciascuna porta di ingresso DDC che possono essere utilizzati per il controllo VGA digitale esterno.

Il ricevitore digitale dispone di quattro canali riconfigurabili e offre una straordinaria flessibilità di elaborazione.o a tutti e quattro i canali di elaborazione di ricezioneOgni canale di ricezione dispone di cinque stadi di elaborazione del segnale a cascata: un traduttore di frequenza a 32 bit (oscillatore a controllo numerico (NCO)), due filtri di decimazione a coefficiente fisso (CIC),un filtro FIR (RCF) programmabile con coefficiente RAM decimanteDopo i filtri CIC, uno, più o tutti i canali possono essere configurati per utilizzare uno, più o tutti i filtri RCF.Questo consente di combinare o utilizzare individualmente la potenza di elaborazione di quattro filtri RCFFIR da 160 tocchi.

Dopo il filtraggio FIR, i dati possono essere inoltrati direttamente alle due porte esterne di uscita a 16 bit.In alternativa, i dati possono essere inoltrati attraverso due ulteriori fasi di interpolazione a metà banda,in cui possono essere combinati fino a quattro canali (interlacciati)Le uscite dei due stadi AGC sono inoltre dirottate direttamente alle due porte esterne di uscita a 16 bit.Ogni porta di uscita ha una uscita parallela a 16 bit e una porta di collegamento a 8 bit per consentire un'interfaccia dati senza soluzione di continuità con dispositivi DSP quali il DSP TS-101 TigerSHARC®Un multiplexer per ciascuna porta seleziona una delle sei fonti di dati da visualizzare sui pin di uscita del dispositivo.

L'AD6652 fa parte del chipset di ricevitori multimode e multicarrier Analog Devices SoftCell®.Il ricevitore SoftCell digitalizza un ampio spettro di frequenze IF e poi converte in banda base i segnali desiderati utilizzando singoli NCO di canaleL'AD6652 fornisce filtri digitali configurabili dall'utente per rimuovere i componenti di banda base indesiderati e i dati vengono quindi trasmessi a un DSP esterno,quando si eseguono la demodulazione e altre attività di elaborazione del segnale per completare il processo di recupero delle informazioniOgni canale di ricezione può essere configurato in modo indipendente per fornire la ricezione simultanea del vettore a cui è sintonizzato.Questa architettura di campionamento IF riduce notevolmente il costo e la complessità dei componenti rispetto alle tecniche analogiche tradizionali o ai metodi digitali meno integrati.

I filtri di decimazione ad alto range dinamico offrono una vasta gamma di velocità di decimazione.L'architettura basata sulla RAM consente una facile riconfigurazione per applicazioni multimode.I filtri decimanti eliminano segnali indesiderati e rumore dal canale di interesse.Quando il canale occupa meno larghezza di banda del segnale di ingresso, questo rifiuto del rumore fuori banda è definito guadagno di elaborazione.questo guadagno di elaborazione può migliorare la SNR dell'ADC di 20 dB o piùInoltre, il filtro del coefficiente RAM programmabile consente di combinare in un unico filtro conveniente le funzioni di analisi, di filtraggio abbinato e di equalizzazione statica.

Le opzioni di spegnimento flessibili consentono un notevole risparmio di energia, se desiderato.

I punti salienti del prodotto
●ADC MSPS 65 a 12 bit.
●Convertitore digitale integrato a banda larga (DDC).
●L'ingresso SHA differenziale proprietario mantiene un'eccellente prestazione SNR per frequenze di ingresso fino a 200 MHz.
●Port di ingresso del convertitore digitale verso il basso con barra trasversale.
●Il riassorbimento digitale consente relazioni non intere tra il dock ADC e la velocità dei dati di uscita digitale.
●Modi di spegnimento a risparmio energetico.

●b. "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie" per la "produzione" di "tecnologie".
●Filtri CIC con fattori di decimazione e interpolazione programmabili dall'utente.
●Filtro con coefficiente RAM di 160 tap per ogni canale DDC.

●Due porte di uscita parallele a 16 bit e due porte di collegamento a 8 bit.
● Microporto a 8 bit per la programmazione dei registri, la lettura dei registri e la programmazione della memoria a coefficienti.

Caratteristiche
SNR = 90 dB in larghezza di banda di 150 kHz (a Nyquist@ 61.44 MSPS)

Armonica peggiore = 83 dBc (a Nyquist @ 61.44 MSPS)
ADC a doppio canale integrato:
Tassi di campionamento fino a 65 MSPS
IF frequenze di campionamento a 200 MHz
Voltaggio di riferimento ADC interno
Input integrati di campionamento e tenuta dell'ADC
Intervallo di ingresso analogo flessibile da 1 a 2 V p-p
Input analogici differenziali
Stabilizzatore del ciclo di lavoro di blocco ADC
85 dB di isolamento del canale/interconnessione

Convertitore digitale a bassa frequenza integrato (DDC):
Input DDC a barra trasversale commutata
Riesame digitale per decimazione non intera
Filtri FIR decimabili programmabili
Controllo flessibile per apparecchiature multicarrier e fased array
Doppia fase AGC per il controllo del livello di uscita
Porte di uscita di collegamento parallele a 16 bit o a 8 bit
Capacità di auto-test (BIST) configurabile dall'utente
Modi di spegnimento a risparmio energetico

Applicazioni
Comunicazioni
Radiosistemi per la diversità
Dispositivi per la trasmissione elettromagnetica
GSM, EDGE, PHS, AMPS, UMTS, WCDMA, CDMA-ONE,
IS95, IS136, CDMA2000, IMT-2000
Sistemi di demodulazione I/Q
Sistemi di antenne intelligenti
Radiodiffusori software per uso generale
Applicazioni di dati a banda larga
Strumentazione e attrezzature di prova